# 引用文献(

(19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-204179

(43)公開日 平成8年(1996)8月9日


(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	FΙ				技術表示箇序
H01L 29/78		9055 – 4M 9055 – 4M	H01L	29/ 78	6 5 3 6 5 2	A B	
			农葡查審	未請求	請求項の数 3	OL	(全 5 頁)
(21) 出願番号	<b>特顧平7-10272</b>		(71)出顧人				
(22) 出願日	平成7年(1995)1	(72)発明者	富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号 上野 勝典 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内				
			(74)代理人	弁理士	山口 巌		

#### (54) 【発明の名称】 炭化ケイ素トレンチMOSFET

## (57) 【要約】

【目的】トレンチにゲート電極が埋め込まれた形のSiС(炭化けい素)トレンチMOSFETにおいて、電圧印加時のゲート絶縁膜の絶縁破壊を防止し、アバランシェ耐量の増大を図る。

【構成】MOSFETのpベース層を表面から堀り下げ、ゲート部のトレンチより深い第二のトレンチを形成し、その第二のトレンチの底面および側面にTi等からなるショットキー電極を設け、そのショットキー電極とソース電極とを接続する。電圧印加時に、第二のトレンチ部で最初にアバランシェ降伏が起きるので、ゲート絶縁膜の絶縁破壊を防止でき、また、アバランシェ耐量も向上する。



#### 【特許請求の範囲】

【請求項1】第一導電型の炭化ケイ素半導体サブストレート上にエピタキシャル成長法により順に形成されたサブストレートより不純物濃度の低い炭化ケイ素の第一導電型ドリフト層と炭化ケイ素の第二導電型ベース層と、その第二導電型ソース領域と、その第一導電型ソース領域と、その第一導電型ソース領域の表面から第一導電型ドリフト層に達するトレンチを有し、そのトレンチを有し、そのトレンチよりさらに深い第二のトレンチを有し、その第二のトレンチの内面に接するショットキー電極を備えることを特徴とする炭化ケイ素トレンチMOSFET。

【請求項2】第一導電型の炭化ケイ素半導体サブストレート上にエピタキシャル成長法により順に形成されたサブストレートより不純物濃度の低い炭化ケイ素の第一導電型ドリフト層、炭化ケイ素の第二導電型ベース層と炭化ケイ素の第一導電型ソース層と、その第一導電型ソース層の表面から第一導電型ドリフト層に達するトレンチとを有し、そのトレンチ内に絶縁膜を介して電圧を印加する電極を備えるものにおいて、前記トレンチよりさらに深い第二のトレンチを有し、その第二のトレンチの内面に接するショットキー電極を備えることを特徴とする炭化ケイ素トレンチMOSFET。

【請求項3】第二のトレンチに接触する電極がTi、Au、Pt、Al-Ti合金のいずれかからなることを特徴とする請求項1または2に記載の炭化ケイ素トレンチMOSFET。

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、高温や放射線化など 過酷な条件下において使用可能な炭化ケイ素を用いた縦 型高耐圧MOSFET(電界効果トランジスタ)に関す る。

#### [0002]

【従来の技術】炭化ケイ素(以下SiCと略す)は、バンドギャップが大きく、また化学的に安定な材料であるため、シリコンと比較すると高温や放射線下でも使用可能な各種の半導体デバイスが期待されて、研究されている。従来のシリコンのデバイスでは、最高でも150℃程度がその動作限界とされているが、SiCでは、既にpn接合ダイオードやMOSFET(金属一酸化膜一半導体構造の電界効果トランジスタ)等の要素デバイスが試作され、400℃以上の高温でも動作が確認されている。このような高温での使用が可能となれば、原子や宇宙など環境が酷しく、人の近づけない環境でのロボットやコンピュータなどが使用可能となる。また、従来のシリコンデバイスは、動作時の発生損失による発熱により温度上昇してしまうため、これを抑制する冷却設備を備える必要があり、冷却フィンや、冷却設備のために装

置全体が大型化してしまう。SiCでは、これらの冷却 設備を大幅に小型化、簡素化が可能となる。多くの部品 を占める半導体デバイスを以上のように小型化が可能と なれば、例えば自動車では、大幅に燃費を向上させるこ とが可能となり、環境保全にも多大な効果が期待でき る。このようにSiCの半導体デバイスは、多くの応用 分野で期待されている。

【0003】縦型MOSFETは、SiCの電力用半導 体デバイスへの適用を考える上で重要なデバイスであ る。その理由は電圧駆動型デバイスであるため素子の並 列駆動や、駆動回路が簡素化が可能なこと、および、ユ ニポーラ素子であるために、高速スイッチングが可能な ことによる。SiCにおいては、シリコンと異なり深い 不純物拡散が困難であるのに対してエピタキシャル成長 は比較的容易であるので、図4のようなトレンチ5を持 つトレンチMOSFETが一般的である。図4は、これ まで試作されているSiCのトレンチMOSFETの要 部断面図である。図において、n+ サブストレート1上 にそれより不純物濃度の低いnドリフト層2とp型のp ベース層3をエピタキシャル成長したSiC基板の表面 層に選択的に高濃度のn+ ソース領域 4 が形成され、そ のn+ ソース領域4の一部に、表面からnドリフト層2 に達する溝(以後トレンチと呼ぶ)5が形成されてい る。トレンチ5の内側には、ゲート絶縁膜6を介してゲ ート電極7が設けられ、また、n+ ソース領域4の表面 とpベース層3の表面露出部に共通に接触してソース電 極8、n+ サブストレート1の裏面にドレイン電極9が それぞれ設けられている。

【0004】このMOSFETの動作は、ドレイン電極9とソース電極8との間に電圧を印加した状態で、ゲート電極7にある値以上の正の電圧を加えると、ゲート電極7の横のpベース層3の表面層に反転層が形成され、その反転層を通じてソース電極8からドレイン電極9へと電子電流が流れるものである。SiCにおいては、ゲート絶縁膜としてSiCを熱酸化してできるシリコン酸化膜が使用できる。

## [0005]

【発明が解決しようとする課題】絶縁膜と半導体の界面に於いて、絶縁膜の電界をEi、半導体の電界をEsとすると、

 $\varepsilon$  i · E i =  $\varepsilon$  s · E s

なる式が成り立つ。ここで $\epsilon$ sは、半導体の誘電率、 $\epsilon$ i は絶縁膜の誘電率である。従って

 $Ei/Es=\varepsilon s/\varepsilon i$ 

である。この値をシリコンとSiCの場合について計算 してみる。

[0006]

 $\varepsilon$  s = 1 1. 7 (シリコン)  $\varepsilon$  s = 1 0. 0 (S i C)

であり、いま、絶縁膜をシリコン酸化膜として、その誘

電率 $\epsilon$ i=3.8を代入すると

Ei/Es=3.1

(シリコン)

Ei/Es=2.6

(SiC)

となる。すなわち、図4の従来の構造ではゲート絶縁膜には、半導体部分よりはるかに大きい電界がかかることになる。図5に図4のA-A線に沿ったゲート部分での電界分布を示す。縦軸は電界強度、横軸は深さである。絶縁膜の電界強度 Eiは、半導体のそれ Esの約3倍大きい。

【0007】更に、半導体の最大電界Esmaxは、Esmax=2×10<sup>5</sup> V/cm (シリコン)Esmax=2×10<sup>6</sup> V/cm (SiC)であるから、絶縁膜の最大電界Eimaxは、Eimax=6×10<sup>5</sup> V/cm (シリコン)Eimax=5×10<sup>6</sup> V/cm (SiC)となる。シリコン酸化膜の絶縁破壊耐圧は8×10<sup>6</sup> V/cm程度であることを考えると、半導体内部でアパランシェ降伏が始まるころには、SiCの場合、ゲート絶縁膜に絶縁破壊耐圧に近い大きな電界が印加されることになる。

【0008】通常パワーデバイスでは、アバランシェ電流が流れた際に、一定電流まで耐えることが要求されるが、従来のSiCトレンチMOSFETでは、アバランシェ降伏がゲート部のトレンチで始まるので、そのアバランシェ耐量がゲート絶縁膜の絶縁破壊によって規定されてしまい、非常に小さな値になっている。以上の問題に鑑み、本発明の目的は、ゲート絶縁膜の絶縁破壊が起きない、アバランシェ耐量の大きいSiCトレンチMOSFETを提供することにある。

#### [0009]

【課題を解決するための手段】上記の課題解決のため本発明は、第一導電型の炭化ケイ素半導体サブストレート上にエピタキシャル成長法により順に形成されたサブストレートより不純物濃度の低い炭化ケイ素の第一導電型ドリフト層と炭化ケイ素の第二導電型ベース層と、その第二導電型ソース領域と、その第一導電型ソース領域の表面から第一導電型ドリフト層に達するトレンチを有し、そのトレンチ内に絶縁膜を介して電圧を印加する電極を備える炭化ケイ素トレンチMOSFETにおいて、前記トレンチよりさらに深い第二のトレンチを有し、その第二のトレンチの内面に接するショットキー電極を備えるものとする。

【0010】また、第一導電型の炭化ケイ素半導体サブストレート上にエピタキシャル成長法により順に形成されたサブストレートより不純物濃度の低い炭化ケイ素の第一導電型ドリフト層、炭化ケイ素の第二導電型ベース層と炭化ケイ素の第一導電型ソース層と、その第一導電型ソース層の表面から第一導電型ドリフト層に達するトレンチとを有し、そのトレンチ内に絶縁膜を介して電圧

を印加する電極を備える炭化ケイ素トレンチMOSFE Tにおいて、前記トレンチよりさらに深い第二のトレン チを有し、その第二のトレンチの内面に接するショット キー電極を備えるものでもよい。

【OO11】特に、第二のトレンチの内面に接触する電極がTi、Au、Pt、Al-Ti合金のいずれかからなるものとする。

#### [0012]

【作用】上記の手段を講じ、ゲート電極の充填されたトレンチより深い第二のトレンチの内面に接するショットキー電極を備えることによって、最大電界の発生する場所が、ゲート絶縁膜のあるトレンチと異なる部分となり、絶縁膜の絶縁破壊を防止し、アバランシェ耐量を増大させることができる。

【OO13】特に、第二のトレンチに接触する電極がTi、Au、Pt、Al-Ti合金のいずれかからなるものとすれば、十分な耐圧を持つショットキー電極が比較的低温で形成できる。

#### [0014]

【実施例】図1は、本発明を実施例のSiCトレンチM OSFETの要部断面図である。図に示したのは、電流 のオン・オフを行う活性領域であり、MOSFETに は、この他に主に周縁部に耐圧を担う部分があるが、そ の部分は本発明の本質に関わる部分ではないので記述を 省略する。図において、n+サブストレート1上にそれ より不純物濃度の低いnドリフト層2とp型のpベース 層3をエピタキシャル成長したSiC基板のpベース層 3の表面層に選択的に高濃度のn+ ソース領域 4 が形成 され、そのn+ ソース領域4の一部に、表面からnドリ フト層2に達するトレンチ5が形成されている。トレン チ5の内側には、シリコン酸化膜のゲート絶縁膜6を介 して多結晶シリコンのゲート電極7が設けられている。 またn<sup>+</sup>サブストレート1の裏面にNi膜のドレイン電 極9が設けられている点は、図3の従来のMOSFET と同じであるが、このMOSFETでは、pベース層3 の表面からゲート部分のトレンチ5よりも深い第二トレ ンチ20が形成されている。そして、その第二トレンチ 20の底面からpベース層3の表面に達するTiからな るショットキー電極21が設けられている。n+ ソース 領域4の表面上とショットキー電極21とに共通に接触 してNi膜のソース電極8が設けられている。

【0015】図1のMOSFETの動作は、ドレイン電極9とソース電極8との間に電圧を印加した状態で、ゲート電極7にある値以上の正の電圧を加えると、ゲート電極7の横のpベース層3の表面層に反転層が形成され、その反転層を通じてソース電極8からドレイン電極9へと電子電流が流れるものである。図1のMOSFETでは、第二のトレンチ20の深さは、ゲート部分のトレンチ5よりも深いので、ドレイン電極9とソース電極8との間に電圧を印加し、その電圧を高めた際、第二の

トレンチ20の角部で最初にアバランシェ降伏が起きるので、ゲート部のトレンチ5の角部でアバランシェ降伏が起きてゲート絶縁膜6が破壊することはない。すなわち、電圧印加時にゲート絶縁膜が絶縁破壊することのない、アバランシェ耐量の大きいMOSFETとすることができる。

【0016】図3(a)ないし(e)は、図1の実施例 のトレンチMOSFETの製造方法を説明するための各 工程の断面図である。n+ サブストレート1上にそれよ り不純物濃度の低いnドリフト層2とp型のpベース層 3をエピタキシャル成長したSiC基板の、pベース層 3の表面層に選択的に高濃度の窒素イオンの注入および 熱処理による活性化を行い、n+ソース領域4を形成す る〔図3(a)〕。次にフォトレジストのパターニング と塩素/酸素の混合ガスを用いたプラズマエッチングに よって、ゲート部分のトレンチ5とアパランシェ発生領 域のトレンチ20を形成する〔図3(b)〕。このプロ セスは、選択酸化によってもできる。ここでアパランシ ェ発生領域の第二のトレンチ20の深さは、ゲート部分 のトレンチ5よりも深くすることが重要である。次にゲ 一ト部分のトレンチ5内に熱酸化によりゲート絶縁膜6 を形成し、さらに減圧CVD法により多結晶シリコンを 充填してゲート電極フを形成する。続いて、アバランシ ェ発生領域の第二のトレンチ20内にTiをスパッタ法 により被着し、フォトレジストのパターニングをしてシ ョットキー電極21を形成する〔図3(c)〕。最後に Niをスパッタ法により被着してソース電極8およびド レイン電極9を形成する〔図3(d)〕。

【〇〇17】ショットキー電極は、他にAu、Pd、A I-Ti合金によっても形成でき、いずれも低温で形成 可能である。高耐圧のショットキーダイオードも試作さ れていて、SiCでは高耐圧のショットキー接合が実現 できる。以上のように本発明のSiCトレンチMOSF ETの製造プロセスの実施上、特に問題となるような点 は無い。

【0018】図2は、本発明の別の実施例のSiCトレンチMOSFETの要部断面図である。図において、n+サブストレート1上にそれより不純物濃度の低いnドリフト層2、p型のpベース層3および高濃度のn+ソース層14をエピタキシャル成長したSiC基板のあいまで、ででである。トレンチ5およびそれより深い第二のトレンチ20が形成されている。トレンチ5の内側には、シリコン酸化膜のゲート絶縁膜6を介して多結晶シリコンのゲート電極7が設けられている。またn+サブストレート1の裏面にドレイン電極9が設けられている点は、図1の第一の実施例のMOSFETでは、n+サブストレート1の裏面にドレイン電極9が設けられている点は、図1の第一の実施例のMOSFETと同じである。しかし、このMOSFETでは、n+ソース層14をエピタキシャル成長したので、その一部をエッ

チング除去してステップ15を形成し、pベース層3の表面を露出させ、第二のトレンチ20の底からpベース層3の露出表面に達するTiからなるショットキー電極21が設けられている。そして、n+ソース層14の表面上とショットキー電極21とに共通に接触してNi膜のソース電極8が、またn+サブストレート1の裏面にドレイン電極9が設けられている。

【0019】図2のMOSFETにおいても、第二のトレンチ20の深さは、ゲート部分のトレンチ5よりも深いので、そのトレンチ20の角部で最初にアパランシェ降伏が起き、ゲート絶縁膜6が破壊することはない。すなわち、電圧印加時にゲート絶縁膜が絶縁破壊することのない、アパランシェ耐量の大きいMOSFETとすることができる。

#### [0020]

【発明の効果】以上説明したように本発明のSiC織型MOSFETは、ゲート部より深いトレンチを設け、そのトレンチ内に、Ti等からなるショットキー電極を形成することによって、電圧印加時にゲート絶縁膜が絶縁破壊することのない、アバランシェ耐量の大きいSiCトレンチMOSFETとすることができる。

#### 【図面の簡単な説明】

【図1】本発明の実施例のSiCトレンチMOSFET の要部断面図

【図2】本発明の別の実施例のSiCトレンチMOSF ETの要部断面図

【図3】(a)ないし(d)は図1のトレンチMOSFETの製造方法を説明するための製造工程順の要部断面図

【図4】従来のSiCトレンチMOSFETの要部断面 図

【図5】図4のトレンチMOSFETにおけるA-A線に沿っての電界強度分布図

### 【符号の説明】

1	n+ サブストレート
2	n ドリフト層
3	p ベース層
4	n <sup>+</sup> ソース領域
5	トレンチ
6	ゲート絶縁膜
7	ゲート電極
8	ソース電極
9	ドレイン電極
1 4	n+ ソース層
1 5	ステップ
2 0	第二トレンチ
2 1	ショットキー電極

